信号在PCB走线中的速度延迟

PCB中影响 信号速度的因素:DK(介电常数)、信号模式、信号线与信号的耦合、绕线方式。

串行信号在发送端通过编码将数据信号和时钟(CLK)信号一起发送，在接收端通过CDR得到数据信号和时钟信号。由于时钟和信号在同一信道中传播，所以串行信号对和PCB上的信号对之间的传输延迟较低，这主要取决于锁相环PLL(Phase Locked Loop)和芯片的时钟数据恢复功能。

CLK是时钟(Clock)信号的意思。

1、时钟信号是指有固定周期并与运行无关的信号量。

2、时钟信号是时序逻辑的基础，它用于决定逻辑单元中的状态何时更新。

3、时钟边沿触发信号意味着所有的状态变化都发生在时钟边沿到来时刻。

4、在边沿触发机制中，只有上升沿或下降沿才是有效信号，才能控制逻辑单元状态量的改变。至于到底是上升沿还是下降沿作为有效触发信号，则取决于逻辑设计。

PLL(Phase Locked Loop)： 为锁相回路或锁相环，用来统一整合时钟信号，使 高频器件正常工作，如内存的存取资料等。PLL用于振荡器中的反馈技术。 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要 高频应用时，由相应的器件VCO，实现转成 高频，但并不稳定，故利用锁相环路就可以实现稳定且高频的时钟信号。

源时钟主要是DDR信号，DQ(数据)信号是指DQS(数据选通)信号，CMD(命令)信号和CTL(控制)信号是指CLK(时钟)信号。是dqcmd & CTL的两倍。延迟要求更高。

因素分析:

1.微带线和带状线的传输延迟

PCB中的微带线只有一个参考平面，如图1所示；带状线有两个参考面，如图2所示；

带状线由于电磁场被束缚在平板之间，有效介电常数就是平板的介电常数。

微带线会导致部分电磁场暴露在空气中。使用下面的公式。

其中，εe 为有效介电常数， εr 为电路板材料的介电常数，H为导线高于地平面的高度，W为导 线宽度，T为导线 厚度

2.走线和过孔传输时延

TD_via=√LC

其中TD_via表示信号通过过孔的延迟，L表示过孔的寄生电感，C表示过孔的寄生电容。

1.6mm微带线的传输延迟，普通FR4板约为11ps，带状线约为12.5ps。

工程师应该注意:

1)需要等长的信号应尽可能在同一楼层。换楼层时需要注意的是，总长度要保持相等，每层的布线也要等长。

2)等长的信号需要去同一个走线层，以保持过孔延迟一致，从而消除过孔延迟不一致的影响。

3.串扰对信号延迟的影响。

串扰:PCB板上线路之间的距离很近，线路上的信号可以空间耦合到一些相邻的传输线。

设计时请注意:

1)加宽行距，尽量满足3w的原则；

2)耦合长度尽量短，相邻传输线平行走线长度越长，串扰越大；路线尽量缩短相邻平行线的路线长度；尝试对相邻层使用垂直布线；

3)尽量走带状线，减少串扰的影响；

4).保持完整的回流平面，避免交叉分割，布线和参考平面尽可能紧密耦合；

4.绕线方式

蛇形绕组的 信号速度比直基准线快。这是因为蛇形绕组靠得太近，并联耦合长度太长，信号在蛇形绕组上的自耦合导致 信号速度更快。

设计时注意：

1)尽量减少不必要的缠绕，例如，不需要使串行信号的差分对和差分对之间的长度相等。

2)加大绕组间距，尽量满足单绕组间距大于5H(H为线路到最近基准面的距离)和差动绕组大于3H的要求。

3)减少绕组之间并联布线的长度。

V=C/Er0.5，Er为信号线周围材料的相对介电常数。如果信号线暴露在空气中，信号的传输速度等于c，如果信号线暴露在空气中，信号的传输速度等于c。

常见PCB材料Fr4的介电常数约为4.2~4.5，信号速度为光速的一半。光速约为12英寸/纳秒，信号约为6英寸/纳秒。

改为延迟，即PCB上的信号延迟约为166ps/inch。

表面布线比内部布线快:表面布线周围的介电常数小于4；表面信号延迟约为140皮秒/英寸。

普科电路在PCB信号d'sd速度及PCB走线方面拥有丰富的专业知识。如果您需要印刷电路板制造或组装，请与我们的PCB专家联系，我们很乐意为您提供帮助。